This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-164296

(43)Date of publication of application: 07.06.2002

(51)Int.CI. ·

H01L 21/205 H01L 33/00

(21)Application number: 2001-068067

(71)Applicant:

MITSUBISHI CABLE IND LTD

(22)Date of filing:

12.03.2001

(72)Inventor:

OKAGAWA HIROAKI

TADATOMO KAZUYUKI

OUCHI YOICHIRO TSUNEKAWA TAKASHI

(30)Priority


Priority number: 2000282047

Priority date: 18.09.2000

Priority country: JP

(54) SEMICONDUCTOR SUBSTRATE AND METHOD OF MANUFACTURING THE SAME

PROBLEM TO BE SOLVED: To eliminate various problems which result from the use of a mask layer, and to simplify a manufacturing process. SOLUTION: As shown in Fig. (a), a substrate 1 having an uneven growth face is prepared. When conducting a vapor phase growth using this substrate, the uneven shape of the growth face suppresses the lateral growth, while accelerating the growth in the C axis direction, making the uneven growth face advantageous as a foundation face for forming a facet surface. Consequently, as shown in Fig. (b), crystals are grown on the projecting parts formed with the facet surfaces, while made to grow in the recessed parts also. In the crystal growth is continued, films grown from the projecting parts and recessed parts are jointed together and flattened, while covering the uneven face as shown in Fig. (c). In this case, low-displacement regions are formed in the upper parts of the projecting parts formed with the facet surfaces, and a high-quality film can be manufactured.



LEGAL STATUS

[Date of request for examination]

28.09.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許山東公開登号 特開2002-164296

(P2002-164296A)

(43)公陽日 平成14年6月7日(2002.6.7)

(51) Int.CL'	識別配号	FI	7	~7.1~)"(参考)
HOIL 21/205		HOIL 21/205		5 F 0 4 1
33/00		33/00	С	5 F 0 4 5


(21)出顧番号	特顧2001-68067(P2001-68067)	(71) 出庭人	000003263 三菱電線工業株式会社
(22)出頭目	平成13年3月12日(2001.3.12)	(72) 班明者	兵麻県尼崎市東南島西之町8番地 岡川 広朝
(31)優先機主張番号 (32)優先日	特理2000-282047 (P2000-282047) 平成12年9月18日 (2000.9.18)	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	兵庫県伊丹市池尻4丁目3番地 三菱電線 工業線式会社伊丹製作所内
(33)優先權主張国	日本 (JP)	(72)発明者	只友 一行 兵庫県伊丹市池尻4丁目3番池 三菱電線
			工器採式会社伊列契作所内
		(72)発明者	大内 存一郎 兵麻県伊丹市池尻4丁目3番池 三輩電線 工業株式会社伊丹製作所内
			最終質に続く

(54) [発明の名称] 半導体基材及びその作鞭方法

(57)【要約】

【課題】 マスク層を用いる草に起因する程々の問題を 回避し、かつ製造工程の簡略化を図ること。

【解決手段】 (a)図に示すように、成長面が凹凸面とされた基板1を用いる。この基板を用いて気相成長した場合、凹凸形状が、横方向成長を抑え、C軸方向の成長を促進する働きとなり、ファセット面形成に可能な素地面となる。従って(b)図に示すように、凸部にはファセット面が形成された結晶が成長し、凹部にも結晶が成長した状態となる。さらに結晶成長を続けると凸部、凹部から成長した機がつながって、やがて(c)図のように凹凸面を覆い平坦化する。この場合、ファセット面が形成された凸部上部には低転位領域が形成され、作製した膜の高品質化が図れている。



【特許請求の範囲】

【語求項 1 】 基板と該基板上に気相成長された半導体 結晶とからなる半導体基材であって、前記基板の結晶成 長面が凹凸面とされ、前記半導体結晶は凹部及び/また は凸部からファセット構造を形成しながら成長されたも のであることを特徴とする半導体基材。

【語求項2】 上記半導体結晶が!n G a A ! N であることを特徴とする話求項 1 記載の半導体基材。

【語求項3】 上記基板の結晶成長面の凸部が、平行な ストライプ形状からなる凸部であることを特徴とする詩 19 求項1記載の半導体基材。

【語求項4】 上記半導体結晶が in GaA!Nであって、かつストライプの長手方向が該 in GaA!N結晶の (1-100)面もしくは (11-20)面と平行であることを特徴とする請求項3記載の半導体基制。

【請求項5】上記基板に凹凸加工したストライプの長手 方向が上記(n G a A ! N結晶の(1-100)面もしくは(11-20)面と平行であり、その精度が1*以内であることを特徴とする請求項4記載の半導体基材。

【語求項6】上記基板に凹凸加工した凸部の幅Aと、これに関接する凹部の幅Bとの台計A+Bが20μ型内とされ、前記凹部の径されをA、Bのいずれか長い方の幅の20%以上としたことを特徴とする請求項5記載の半導体基材。

【請求項7】上記基板に凹凸加工した凸部の立上り斜面 と基板平面とが成す角度が60°以上であることを特徴 とする請求項1記載の半導体基材。

【請求項8】上記基板に凹凸加工した凹部の底面に、曲面郎を備えていることを特徴とする請求項1記載の半導体基材。

【記求項9】 基板と該基板上に気相成長された半導体 結晶とからなる半導体基材であって、前記基板の結晶成 長面が凹凸面とされ、前記凹凸面の凹面には、その衰面 からは真實的に結晶成長し得ない加工が施され、前記半 導体結晶は凸部からファセット構造を形成しながら成長 されたものであることを特徴とする語求項1記載の半導 体基材。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、半導体基材及びそ 40 の作製方法に関し、特に転位欠陥が生じ易い半導体材料を用いる場合に有用な構造及び方法に関するものである。

[0002]

【従来の技術】GaN系材料を結晶成長する場合。GaN系材料は格子整合する基板がないためにサファイア、SiC、スピネル、最近ではSiなどの格子整合しない基板を用いている。しかしながら、格子整合しないことに起因し作製したGaNの脳中には10°個/cm²もの転位が存在している。近年高超度の発光ダイオード、

半導体レーザーなどが実現されているが、特性向上を図 るためには転位密度の低減が望まれている。

[0003]

【発明が解決しようとする課題】この転位密度低減を図る方法としては、例えばGaN系半導体結晶等を、バッファ層及びGaN基板上に気相成長するにあたり、前記基板上に部分的なマスクを設けて選択成長する事でラテラル方向の結晶成長を行わせ、転位密度を低減した商品質な結晶を得る方法が提案されている(例えば特開平10-312971号公報)。

[0004]しかしながら上記の方法によれば、マスク屋上にラテラル方向成長された部分において、ラテラル成長方向にで軸が微小費ながら傾斜するという新たな問題が有ることが判明した(MRS1998 Fall、Meeting予稿集G3・1)。これは、X線ロッキングカーブ測定(XRC)の入射方位依存性を測定(ダスキャン)することでも確認できる。即ち、ラテラル成長方向からの入射X線によるX線ロッキングカーブの半値全幅(FWHM)は、マスク屋のストライブ方向からのX線によるFWHM値より大きくなっており、C軸の微小傾斜(チルティング)に方位依存性がある事を示している。この事は、マスク上のラテラル成長の合体部分に新たな欠陥を多数諸起する可能性を示唆している。

[0005] また、マスク層材料として汎用されているものはSIO。などであるが、その上に結晶成長層が積重されるとSi成分がこの結晶成長層中に移行するという。いわゆるオートドーピング汚臭の問題があることも判明した。さらに、AIを含む半導体材料、例えばAIGaNをSIO。マスク層付き基板上に成長させた場合、マスク層上にも結晶成長し、選択成長自体が効果的に行えないという問題もあった。

【0006】とのような問題を解消する試みとして、SICのベース基板上にバッファ層及びGaN層を設けた基板に対して、SIC層にまで至るストライプ滞加工を施して凸部を形成し、この凸部の上方部に位置することになるGaN層から結晶成長させる方法が提案されている(MRS 1998 Fall Meeting予稿集G3 38)。この方法によればSiO、マスク層無しで選択成長させる亭も出来、上述のSiO、マスクを用いることに起因する各種の問題を解消することが可能となる。

[0007]上記方法は、ベース基板としてヴファイア 基板を使用する事ができその方法も開示されている(例 えば、特闘平11-191659号公報)。しかしなが ち上記方法では、サファイアベース基板上にバッファ層 材料ならびにGaN系材料を結晶成長させ、一旦成長炉 から取り出して潜加工を結し、その後再び結晶成長を行 うというステップが必要となることから、製造プロセス が複雑化するという新たな不都台が発生し、作業工程が 多くなりコストがかかるなどの問題を有していた。

【0008】また、基板に凹凸状の溝を設け、凹部に空 **痾を作るように窒化ガリウム系半導体を成長することに** より転位の伝誦を抑制する方法(特開2000-106 455号公報)が関示されている。この方法を用いると 一回の成長で低転位密度領域を形成する草が可能である が、空洞部を作製しなければならないため、発光素子な どを作製した場合、発光部で生じた熱を基板側に透がす 上で不利であり、レーザーダイオードなどの熱劣化を助 長する問題があった。また、転位の任緒を積極的に制御 していないので凸部上部には転位が任緒し転位密度低減 10 が不充分となる問題があった。

【0009】従って本発明は上記問題に鑑み、マスク層 を用いる草に起因する種々の問題を回避し、かつ製造工 程の簡略化を図ることを目的としている。また従来困難 であったAIGaNの選択成長ができない問題を解決す る事を目的としている。更に空洞部を形成することに起 因する熱の問題を回避する事を目的としている。

[0010]

【課題を解決するための手段】本発明の半導体基材は、 半導体基材であって、前記墓板の結晶成長面が凹凸面と され、前記半導体結晶は凹部及び/または凸部からファ セット構造を形成しながら成長されたものであることを 特徴とするものである。

【0011】また、上記半導体結晶がInGaAINで ある場合には特に有効であるものである。

【0012】上記基板の結晶成長面の凸部を、平行なス トライプ形状からなる凸部とすることが好ましい。さら に、上記半導体結晶が!n.GaA!Nであって、かつス トライプの長手方向が該InGaAIN結晶の(1-1 00)面もしくは(11-20)面と平行であるストラ イブとすることがより好ましい。

【0013】上記基板に凹凸加工したストライプ構造に おいて、ストライプの長手方向が上記InGaAIN結 髭の(1−100)面もしくは(11−20)面と平行 であり、その結度が 1°以内であることが望ましい。ま た、凸部の幅Aと、これに隣接する凹部の幅Bとの合計 A+Bが 20μ 叫以内とされ、前記凹部の深さ日をA、 Bのいずれか長い方の幅の20%以上とすることも好ま しいストライブ構造である。

【①①14】さらに、上記畫板に凹凸加工した凸部の立 上り斜面と基板平面とが成す角度を60.以上とするこ とが望ましい。また、凹部の底面に、曲面部を具備させ るようにしても良い。

【0015】さらに上記半導体基材において、凹凸面の 凹面に、その表面からは実質的に結晶成長し得ない加工 を結し、半導体結晶を凸部からファセット構造を形成し ながら成長するようにしても良い。

[0016]

底の基板に対して凹凸面を設けることで、 結晶成長当初 からファセット面を形成可能な素地面を予め提供してお く点に特徴を有する。即ち、基板に凹凸面を具備させる ことで、気相成長を行うに際し、相互の段差にて区國さ れた凹面と凸面のそれぞれ又はいずれかを、ファセット 構造成長が生成される単位基準面として準備するもので ある。ここで、凹面と凸面の双方がファセット構造成長 可能な面として準備された場合は、成長初期には墓板表 面全体で結晶成長が起こり、凸部及び凹部それぞれでフ アセット面を具備した成長となる。一方、凹面と凸面の いずれかが極めて微小幅である等の理由で実質的に結晶 成長不可能な面である場合、或は結晶成長自体は可能で あるが(請求項9の構成のように)加工を施して実質的 に結晶成長し得ない場合は、凸部又は凹部のいずれかか **らファセット構造成長が起こることになる。さらに、凸** 部又は凹部のいずれかからファセット構造成長が超こる が、他方の面からは非ファセット模造成長がおこるとい う場合もある。

【0017】との結果基板からC輪方向に伸びる転位線 基板と該基板上に気相成長された半導体結晶とからなる 20 がファセット面で構方向に曲げられ、上方に伝緒しなく なる。その後成長を続ける事でやがて成長面は平坦化さ れ、その表面近傍は基板からの転位の伝播がない為に低 転位密度領域となる。すなわち低転位密度領域の形成 が、従来のようにマスク層を用いることなしに、かつ、 下地層が不要で達成されることになる。また特には空洞 部を形成する必要が無い為、熱放散の問題が回選できる ようになるものである。

[0018]

【発明の真施の態機】以下図面に基いて、本発明の真施 30 庶様につき詳細に説明する。図1 (a)乃至(c)は本 発明に係る半導体基材の結晶成長状態を説明するための 断面図である。図において、1は基板であり、2は該基 板1上に気相成長された半導体縮晶をそれぞれ示してい る。基板1の結晶成長面には凸部11及び凹部12が形 成されており、前記凸部11及び/または凹部12から ファセット面を形成し得る索地面とされている。

【①①19】上記した基板1とは、各種の半導体結晶層 を成長させるためのペースとなる基板であって、 格子整 台のためのバッファ層等も未だ形成されていない状態の ものを言う。とのような墓板としては、サファイア(C 面. A面、R面)、SIC (6片、4片、3C). Ga N. AIN、Si、スピネル、2n0.GaAs.NG Oなどを用いることができるが、発明の目的に対応する ならばこのほかの材料を用いてもよい。なお、蟇板の面 方位は特に限定されなく、更にジャスト基板でも良いし オフ角を付与した基板であっても良い。また、サファイ ア基板などに数μmのGa N系半導体をエピタキシャル 成長してある墓板を用いても良い。

【0020】蟇板1上に成長される半導体層としては種 【作用】 本発明は、バッファ層等すら形成していない状 50 ヶの半導体材料を用いることができ、AIXGa1-X-

 $YInYN(0 \le x \le 1, 0 \le y \le 1, 0 \le x + y \le 1$ 1)ではx、yの組成比を変化させたGaN、Al。」 Ga。。N. In。。Ga。。Nなどが例示できる。 【0021】中でも、A1GaN等のA1を含有する半 導体材料の場合、従来のマスク方式ではSIO。マスク **廖上に成長するという問題があったが、本発明によると** マスクレス化によりかかる問題が解消されるため、従来 できなかったA1GaN低転位密度化が可能となり低転 位で高品質な膜の成長が基板直上から可能となる。この

収がなくなり応用上特に好適である。

【0022】華板1の結晶成長面に凹凸形状部11、1 2を形成することにより、ファセット面を形成し得る素 地面とされている状態について説明する。 G a Nの一般 的な成長はMOCVD祛などによりサファイアC面基板 に低温パッファー層を介し、高温GaN膜を成長するも のである。低温バッファー層上に高温GaNを成長する とバッファー層を核とし、その核が横方向成長しながら 台体し、やがて平坦になるというものである。との時、 サファイア基板には何も縋されていない為、安定である C面が出るように成長が進むため平坦化される。これは 安定であるC面の成長速度に比べ備方向の成長速度が速 い為である。一方、衛方向成長速度を抑え、C軸方向の 成長速度を上げると、{1-101}などの斜めのファ セットが形成し得る。本発明では基板の成長面に凹凸加 工を縋す草で、上記構方向成長を抑えている。

【① ① 23】本発明にあっては、上記効果が出る凹凸形 状であれば特に制限はなく各種の形状を採用することが できる。このような凹凸面の形成の態様としては、島状 子状の凸部、これらを形成する線が曲線である凸部など が例示できる。

【0024】とれち凸部の態様の中でも、ストライプ型 の凸条を設ける態操のものは、その作製工程を簡略化で きると共に、規則的なパターンが作製容易である点で好 ましい。ストライプの長手方向は任意であってよいが、 基板上に成長させる材料をGaNとし、GaN系材料の <11-20>方向にした場合、構方向成長が抑制さ れ、 {1-101} 面などの斜めファセットが形成され 易くなる。この結果、基板側からC軸方向に伝維した転 40 位がこのファセット面で債方向に曲げられ、上方に伝播 しにくくなり、低転位密度領域を形成できる点で特に好 ましい。

【0025】一方ストライプ方向を<1-100>方向 にした場合であっても、ファセット面が形成されやすい 成長条件を選ぶ事により前述と同様の効果を得ることが できる。

【0026】上記基板に凹凸加工したストライプの方向 はInGaA1N結晶の<1-100>方向もしくは<

がら、躁り合うファセットが合体し、平坦化するという 成長現象を伴うことから、厳格には前記の方向に一致し ない場合が生ずる。従って若干の方向誤差を有していて も良いが、可及的にストライプの方向をInGaAIN 結晶の<1−100>方向もしくは<11−20>方向 に対して、その結度が 1°以内でに収まるようにするこ とが望ましく、特に好ましくは0.2°以内とすること が好ましい。

【0027】図1では、(a)図に示すように凹部11の ため熱外線発光素子等で問題となるGaN層による光吸 10 幅Bと凸部 1 2 の幅Aが同じ基板 1 を用いる場合を例示 している。この場合凸部11、凹部12の双方でファセ ット面を形成しながら成長が進み結晶単位20、21が それぞれ形成されるが、凹部12ではその側壁とファセ ット面の谷の部分での成長が生じるため、図1(b)に示 すように谷垣め部を備えた状態になる。このような状況 下、結晶成長が続くと凸部11の上の結晶単位21およ び、凹部の結晶単位21が成長し、やがて膜がつながっ て、図 <u>1 (c)のように基板 1 の凹凸面を</u>覆うことにな る。この場合、一旦ファセット面が形成された上方部に は低転位領域が形成され、作製した膜の高品質化が図れ るととになる。

【0028】図2では、(8)図に示すように凹部幅Bに 対し凸部11帽Aが狭い基板1を用いる場合を例示して いる。この場合凸部11ではファセット面を形成しなが ち成長が進むが、凹部12でも結晶成長が生じる(b) 図。このような状況下、結晶成長が続くと凸部11及び 凹部12から成長した膜がつながって、やがて図2(c) のように凹凸面を窺うことになる。この場合、一旦ファ セット面が形成された凸部11上部には低転位領域が形 の点在型の凸部。ストライブ型の凸条からなる凸部、格 30 成されるが、凹部11ではその形状からファセット面は 形成され難く、転位を構方向に曲ける効果は薄れる。よ って、図1の例に比べると転位密度の低減効果は少ない ものの、作製した膜の高品質化が図れることになる。 【① 029】以上の様に凹部の幅Bと凸部の幅Aとの組 み合わせによってファセット面を形成する領域が色々と 変化しうるが、ファセット面が形成される事により転位 の伝繍を曲げる事ができ、低転位密度化が図れる。即 ち、とのファセット面は転位の伝播を新曲させ得る程度 のものであれば良いが、好ましい庶様は図1に示すよう に、1つのファセット構造成長ペース面から成長された 結晶単位20が、その頂面に平坦部を有すること無く完 全に両ファセット面が頂部で交差する山型の底様である (図4は完全にファセットが形成された場合を、図5は 不完全な場合をそれぞれ示す断面写真である)。このよ うな図1(図4)に示す如きファセット面であれば、前記 ベース面から承継された転位根を概ね全て曲げることが でき、その直上の転位密度をより低減できるので好まし い。図6はそのような状態を示す断面写真であって、転 位々 (写真中の黒線) がファセット成長に伴って折曲さ 11-20>方向とすることが最も好ましい。しかしな 50 れている様子が明確に観察される。なお幅の組み合わせ だけでなく、凹部の深さ(凸部の高さ)hを変化させる 亭でもファセット面形成領域の制御が可能である。

【0030】上述したように、凹凸のコンピネーション は種々の組み合わせが考えられるが、凹部12及び凸部 11の幅、並びに凹部深さりは、発光素子に応用するこ とを考えると、上記基板に凹凸加工した凸部の帽Aと、 これに隣接する凹部の幅Bとの合計A+Bが2()μψ以 内とされ、前記凹部の深さりをA、Bのいずれか長い方 の帽の20%以上とする事が好ましい。

【0031】形成されるファセット面が{1-101} 面の場合、そのファセット面の基板平面に対する角度は 約60°となる。従って、この場合ファセットが完全に 形成される高さは、底面の幅に対し「3/2となる。こ の底面がファセットを形成する凹部幅Bもしくは凸部幅 Aに対応すると考えた場合、A又はB×√3/2の高さ が必要である。AもしくはBが20μmを超えると必要 高さが17μ福程度となり、基板の厚肉化に伴う反りの 発生や成長時間の長時間化などの問題が発生しがちにな る。本発明者らの検討の結果、A+B≦20 μ mの時、反 りの発生を少なくでき長時間を要さない成長とすること 20 ができた。また、凹部深さ h は上記と同様の考えのもと 検討をした結果 A, Bいずれか長い方の幅の20%以 上とした時にファセットの形成が生じ、転位低減が促進 されることが確認された。

【0032】また基板に凹凸加工した凸部11の立上り 斜面と基板平面が成す角度は、60°以上とすることが 好ましく、可及的に直角に近いことが特に望ましい。角 度が60°よりも小さい場合、凸部斜面から成長が始ま りファッセット成長進行後の平坦化が良好に行えない間 角度を形成する事で、とりわけ直角に近い立上り斜面に すると、ファセット形成並びにその後の平坦化が実質的 に阻害されないことを見出した。なお可能であれば、9 ()*を超える斜面角度とするのも好ましい。

【0033】墓板に凹凸加工した凹部12の底面に、曲 面部を具備させるようにしても良い。代表的には、一つ の凸部11の立上り基部とこれに隣接する凸部11の立 上り基部との間が、断面でみて緩やかな凹曲面となって いる曲面である。かかる曲面部を具備する場合。凹部1 2からの成長が遅くなり凸部11からの成長が優性にな るよう調整することができる。

【① 034】図3は本発明の他の真鍮態標を示してい る。凹凸の形成等は図1に示したものと同じであるが、 図3(a)に示すように、本実施例では基板1の凹部12 に、その表面からは実質的に結晶成長し得ないマスク層 3を設けている。この場合、凸部11のみからファセッ ト面を形成しながらの成長が起こり結晶単位20が形成 され(図3(b)参照)、さらに結晶成長を続けると、各 凸部 1 1 から成長した結晶単位 2 0 がつながって、やが て図3(c)のように凹凸面を覆うことになる。かかる麽 50 その後、水素雰囲気下で1100℃まで昇温し、サーマ

様にあっても、ファセット面が形成されることにより転 位の伝播を曲げる字ができ、低転位密度化を図ることが できる。

【0035】上記真施例において、マスク層3としては SiO、マスク等を用いることができる。このように薄 膜を形成する他、寒質的に結晶成長し得ない加工であれ は特に制限はない。また、凹部又は凸部のいずれかを、 実質的な結晶成長自体が起こり得ないような微小開口の 凹部、又は微小帽の凸部とすることで、いずれかのみか 10 ちファセット構造成長が起こるようにすることもでき

【0036】以上、基板1の上に半導体層2を一層だけ 成長する場合について説明したが、転位欠陥をより少な くするために、同様な工程を2回繰り返すようにしても よい。さらに同様の工程を繰り返して、複数の半導体層 を多重的に形成するようにしても良い。 このような構成 とすれば、層を重わる毎に任措する転位を漸減させるこ とができる。

【0037】凸部の形成は、例えば通常のフォトリング ラフイ技術を使って凸部形状に応じてパターン化し、R I E技術等を使ってエッチング加工を行うことで作製で

【0038】基板上に半導体層の結晶成長を行う方法は HVPE、MOCVD、MBE法などがよい。厚膜を作 製する場合はHVPE法が好ましいが、薄膜を形成する 場合はMOCV D法やMB E法が好ましい。

【0039】ファセット面の形成は結晶成長を行う時の 成長条件(ガス種、成長圧力、成長温度、など)により 制御する亭ができる。減圧成長ではNH、分圧が低い場 題が発生した。本発明者らの検討の結果、60°以上の 30 台<1-101>面のファセットが出易く、常圧成長で は源圧に比べファセット面が出易い。また成長温度を上 けると構方向成長が促造されるが、低温成長すると構方 向成長よりもC軸方向の成長が速くなり、ファセット面 が形成されやすくなる。以上成長条件によってファセッ **卜形状の制御が可能である事を示したが、本発明の効果** が出る範圍内であれば、目的に応じ使い分ければよい。 【0040】なおファセット面を形成し、転位が横方向 に曲げられた後は、GaNを平坦化するための借方向成 長を促進するように、成長条件を変化させると良い。こ 40 れを行うためには、上述の道であるファセット面が出に くい成長条件を選択すれば良い。

[0041]

【実施例】 [実施例1] c 面サファイア基板上にフォト レジストのパターニング (帽: 2 μm, 周期: 4 μm, ストライプ方位:ストライプ延伸方向がサファイア基板 の<1-100>方向)を行い、RIE (Reactive Ion Etching)装置で2μmの深さまで断面方形型にエッチ ングした。この時のアスペクト比は1であった。フォト レジストを除去後、MOVPE装置に基板を装着した。

(6)

ルエッチングを行った。その後温度を500℃まで下 げ、3族原料としてトリメチルガリウム(以下TMG) を、N原料としてアンモニアを流し、GaN低温バッフ ァー層を成長した。つづいて温度を1000℃に昇温し 原料としてTMG・アンモニアを、ドーパントとしてシ ランを流しn型GaN層を成長した。その時の成長時間 は、通常の凹凸の施していない場合のGaN成長におけ る2 umに相当する時間とした。成長後の断面を観察す ると、図 1 (b)に示すように凸部、凹部両方での成長が 観察された。

【①①42】同様の方法で通常の凹凸の施していない場 台のGa N成長における6 μmに相当する時間成長を行 なった。結果、凹凸部を覆い、平坦になったGaN膜が 得られた。

通常 GeN

*【①043】転位密度の測定のため、上記サンブルを目 , SO, : H, PO, = 1 : 1 (250℃) の溶液中で90 mnエッチングを行ない、形成されたピットを数えた。 また得られた膜のキャリア遺皮を目81!測定にて行な った。さらにX領ロッキングカーブ半値幅測定も行なっ

【① 0.4.4】なお比較の為に、凹凸細工を施していない サファイ基板に成長したサンプル及び、凹凸加工を施し ていないサファイア基板上にGaNを2μm形成しS! 10 0,のマスクを上記と同様のストライプ方向、幅で形成 した基材の上にGa Nを4 mm成長したサンプルも作成 した。各サンブルの評価結果を哀しに示す。

[0045]

【表1】

サンプル	転位密度	キャリヤ密度	XRC O FWHM
実施例サンブル	1 × 10 ⁷ cm ⁻³	1 × 10 ¹⁶ cm ⁻³	170 sec
従来 ELO サンブル	4 × 10° cm°	5 × 10 ¹⁷ cm ⁻³	200 -400 sec
确常 GeN	2 × 10° cm³	7 × 10 ¹⁵ cm ⁻³	220 sec

従来ELOよりも図れている字が判る。これは凹部でも **資通転位が曲げられる率が生じたためと考えられる。一** 方。キャリア治度は通常GaN成長と同程度であった。 またXRCのFWHMは107secと一番小さく、稔 台的にみて高品質の膜であるといえる。

【()()47] [実施例2] 実施例1の内、凹凸部の形状 を以下の様に変更した以外は同じとした。 (幅:21) m. 周期:6μm、ストライプ方位:サファイア基板の <1-10 0 >)を行い、R I E装置でり、5 μ m の深さ まで断面方形型にエッチングした。

【① ① 4.8】成長後の断面を観察すると、図2(c)に示 すように、実緒例 1 と同様に凹凸部が埋め込まれ平坦化 した膜が得られていた。転位密度の観察を行なう為、真 施例」と同様の手法でピットを形成し数を数えた。凸部 上部には転位に対応したビットはほとんど観測されなか った。これは凸部上ではファセット面が形成された状態 で成長が進み、転位が循方向に曲げられた結果と考える れる。一方、凹部のうち、凸部に近いあたりではピット はあまり観測されなかったが、中央付近の幅4μmの領 はファセット面の形成が生じていないため、転位が表面 まで伝播した結果と考えられる。しかしウエハー全体で みると、凹凸加工を施していない基板上の成長に比べ転 位密度は低減していることがわかる。

[0046] 実施例のサンブルでは、転位密度の低減が 20% [0049] [実施例3] 実施例1の内、凹部にSIO ,マスクを形成した以外は同じとし、GaNの成長を行 なった。2μ耐当成長した膜の断面を観察すると、図 3(b)に示すように凸部上部にはファセット面を形成し たGaNが成長していた。一方、凹部には膜は形成され ていなかった。成長をさらに行なうと隣り合う凸部上部 のファセットはやがて合体した。その後、合体した谷部 が埋まるように成長が進み、やがて凹部上部に空洞を残 し平坦となったGaN膜が得られた。エッチングにより ピットを形成したところ凹部中央に若干の転位に対応す 30 るピットが確認されたが、それ以外ではピットはほとん ど観測されなかった。

【① 050】 [実施例4] 実施例1で得られた膜に連続 してn型AIGaNクラッド層、InGaN発光層、p 型A1GaNクラッド層、p型GaNコンタクト層を順 に形成し、発光波長370nmの紫外しEDウエハーを 作製した。その後、電極形成、素子分離を行い、LED 素子とした。ウェハ全体で採取されたLEDチップの出 力の平均値と道電流特性を評価した。比較対象として は、従来のELO技術を使って上記構造を作製した紫外 域ではピットが多数見られた。これは、凹部中央付近で 40 LEDチップと通常のサファイア基板を使って上記構造 を作製した紫外LEDチップである。 これらの評価結果 を表とに示す。

[0051]

【表2】

サンブル	出力 (28mA)	-10 v 印返時のリーケ電 流
実施例サンブル	1.7mW	10 n A
從来 BLO サンブル	1.5mW	50nA
通常GaN	0.9mW	1 u A

【0052】表2に示すように本発明を用い作製したサ 50 ンブルでは従来例に比べ出力が高く、リーク電流の少な

特闘2002-164296

12

い高品質のLEDが作製できる事がわかった。

【10053】[実施例5]実施例1の内、半導体層成長 時にトリメチルアルミニウム (TMA) を追加した以外 は同じとした。結果、A1GaN (A1組成(). 2) の 膜が凹凸部を覆うように平坦な膜が成長できていた。エ ッチングによりピットを形成したところ凸部上方部には 転位に対応するビットは少なかった。これにより従来の ELO技術では成し得なかったAIGaN膜の高品質化 (低転位密度化) が本発明を用いてできた亭を確認し

11

【0054】 [実施例6] 次にGaNを基板として用い た例を示す。GaN基板上にフォトレジストのパターニ ング (幅:2μm、周期: 4μm、ストライプ方位: G a N 基板の< 1 1 - 2 0 >) を行い。R ! E 装置で2 u mの深さまで断面方形型にエッチングした。フォトレジ ストを除去後、MOVPE装置に基板を装着した。その後、 窒素、水素、アンモニア混合雰囲気下で1000℃まで 昇温した。その後、原料としてTMG・アンモニアを、 ドーパントとしてシランを流しれ型GaN層を成長し 台のGaN成長における4µmに相当する時間とした。 【()()55】成長後の断面を観察すると基板の凹凸部を 穏い、平坦になったGaN膜が得られた。続いて得られ た膜のピットの評価を行った。基板としてもちいたGa Nのビット密度は2×10°cm°であったが、本実施側 の成長を行うと凹部上部で1×10°cm⁻¹、凸部上部で5 ×101cm1にピットが減少している亭がわかった。と のように既に転位の少ない墓板に対しても更なる転位密 度低減効果があることが確認できた。

【()()56】 [実施例7] 実施例1で作製したGaN結 晶を第一結晶とし、その上に第二結晶を成長させた。ま ずGaN第一結晶にフォトレジストのパターニング (帽:2μm. 周期:4μm、ストライプ方位:GaN 基板の<11-20>)を行い、R I E装置で2μmの 深さまで断面方形型にエッチングした。この時のパター ニングは基板凸部の上に第一結晶の凹部がくるような配 置とした。フォトレジストを除去後、MDVPE装置に基板 を装着した。その後、窒素、水素、アンモニア混合雰囲 気下で1000℃まで昇塩した。その後、原料としてT MG・アンモニアを、ドーパントとしてシランを流しn 40 13 空洞部 型GaN層を成長した。その時の成長時間は、通常の凹 凸の能していない場合のGaN成長における4μmに相

当する時間とした。

【10057】成長後の断面を観察すると基板の凹凸部を 穏い、平坦になったGaN膜が得られた。続いて得られ た膜のピットの評価を行ったところ8×10'cm'にピ ットが減少している事がわかった。このように本実施例 を繰り返す事により更なる転位密度低減効果があること が確認できた。

[0058]

【発明の効果】以上説明した通りの本発明の半導体基材 19 及びその作製方法によれば、基板に凹凸加工を能すこと で、マスク層を使用することなく結晶成長当初からファ セット面を形成可能な素地面とする事が出きる。従って マスク層を形成することに起因する問題点である軸の後 小チルティングによるラテラル成長部の合体部分の新た な欠陥の発生の問題やオートドーピングの問題。Al含 有半導体材料が選択成長不可という問題を解消できる。 また、墓板に凹凸面を設けた後に、一回の成長でバッ ファ層成長から発光部等の半導体結晶層の成長を連続し て行えるので、製造プロセスの簡略化が図れるという利 た。その時の成長時間は、通常の凹凸の施していない場 20 点がある。また特には空洞部を形成する必要が無い為、 熱放散の問題が回避できるなどの効果もあり特性向上、 低コスト化の面から非常に価値のある発明である。

【図面の簡単な説明】

【図1】本発明に係わる半導体基材の結晶成長状態を説 明するための断面図である。

【図2】本発明に係わる半導体基材の結晶成長状態を説 明するための断面図である。

【図3】本発明に係わる半導体基材の結晶成長状態を説 明するための断面図である。

【図4】完全にファセットが形成された場合を示す断面 写真である。

【図5】不完全なファセットが形成された場合を示す断 面写真である。

【図6】転位線(写真中の黒線)がファセット成長に伴 って折曲されている状態を示す断面写真である。

【符号の説明】


基板

11 凸部

凹部 12


半導体層

特闘2002-164296



特闘2002-164296





フロントページの続き

(72) 発明者 常川 高志 兵庫県伊丹市池院4丁目3香地 三菱電線 工業株式会社伊丹製作所內

Fターム(参考) 5F041 AA04 AA21 AA42 AA44 CA03 CA40 CA54 5FG45 AAG4 AB14 AB17 AB18 AGG1 ACO8 AC12 AD09 AD14 AF02 AF03 AF04 AF06 AF09 AF12 AF13 BB08 BB12 CA19 DA53 DB09 EB15 GB11